ubc
Rekonfigurierbare DSP-Datenpfaderweiterungen für energieeffiziente, eingebettete Prozessorkerne
2007-06-08
[Electronic ed.]
prv
Universitätsbibliothek Chemnitz
Universitätsbibliothek Chemnitz, Chemnitz
Fakultät für Informatik
Die Steigerung der Verarbeitungsleistung eingebetteter Mikroprozessoren gewinnt insbesondere durch zunehmende Bedeutung audiovisueller Datenverarbeitung in Verbindung mit drahtloser Kommunikation ständig an Bedeutung. Die notwendige Performance ist jedoch durch Anwendung klassischer Techniken des Prozessorentwurfs (Pipelining, Superskalarität) nur teilweise erreichbar. In unserem Beitrag möchten wir aufzeigen, daß die erforderliche Verarbeitungsleistung durch den Einsatz dynamisch rekonfigurierbarer Datenpfade bei gleichzeitig erhöhtem Flexibilitätsgrad erreicht werden kann. Anhand von quantitativen Untersuchungen zu Chipflächen und Leistungsbedarf einer 0,18µm CMOS-Standardzellenrealisierung der ARRIVE Architektur- Fallstudie wird ersichtlich, daß durch Einsatz eines einfachen RISC Mikroprozessors erweitert um einen rekonfigurierbaren DSP-Datenpfad eine gute Ausnutzung der vorhandenen Applikationsparallelität verbunden mit einem deutlichem Performancegewinn bei gleichzeitig geringem Chipflächen- und Leistungsbedarf erreichbar ist. Als Quelle des ermittelten und dargestellten Leistungsbedarfs dient dabei eine basierend auf repräsentativen DSP Benchmark-Algorithmen durchgeführte Power-Simulation des Chip-Layouts.
004
500
Eingebettetes System
Technische Informatik
ARRIVE-Architekture
Eingebettete Mikroprozessoren
Verarbeitugsleistung
dynamisch rekonfigurierbare Datenpfade
urn:nbn:de:swb:ch1-200700845
Technische Universität Chemnitz
pbl
Technische Universität Chemnitz, Chemnitz
Stefan
Köhler
aut
Jan
Schirok
aut
Rainer G.
Spallek
aut
Wolfram
Hardt
Prof. Dr.
edt
ger
urn:nbn:de:swb:ch1-200700815
0
qucosa:18723Dresdner Arbeitstagung Schaltungs- und Systementwurf - Band 5
born digital
in_proceeding