ubc
ger
Dresdner Arbeitstagung Schaltungs- und Systementwurf
8.-9. Mai 2007
DASS'2007
Band 5
urn:nbn:de:swb:ch1-200700815
978-3-940046-28-4
published
born digital
edt
Prof. Dr.
Wolfram
Hardt
male
edt
Technische Universität Chemnitz, Fakultät für Informatik, Professur Technische Informatik
Technische Universität Chemnitz, Fakultät für Informatik, Professur Technische Informatik, Chemnitz
edt
Fraunhofer-Institut für Integrierte Schaltungen, Institutsteil Entwurfsautomatisierung
Fraunhofer-Institut für Integrierte Schaltungen, Institutsteil Entwurfsautomatisierung, Dresden
pbl
TUDpress
TUDpress, Dresden
Die jedes Frühjahr stattfindende »Dresdner Arbeitstagung Schaltungs- und Systementwurf« wird traditionell vom Fraunhofer-Institut für Integrierte Schaltungen, Institutsteil Entwurfsautomatisierung (EAS) und vom Sächsischen Arbeitskreis Informationstechnik des VDE Bezirksvereins Dresden ausgerichtet.
Die Arbeitstagung hat bereits eine über 30-jährige Tradition und wird von Wissenschaftlern aus Forschungsinstituten und Ingenieuren aus der Industrie für einen regen fachlichen Austausch genutzt. Gegenstand der Tagung sind aktuelle Ergebnisse und neue Erkenntnisse aus Forschung und Entwicklung sowie Erfahrungsberichte und Problemdiskussionen auf dem Gebiet des Entwurfs analoger, digitaler und hybrider Systeme. Das Tagungsprogramm bietet den Teilnehmern wieder interessante Beiträge über neue Lösungen zum Entwurf komplexer Schaltungen und Systeme, die auch Themen wie Rekonfigurierbarkeit, Architekturen, Performance,
Hardware-Software, Test und Optimierung behandeln.
Begleitend zur Tagung wird von der Firma Mentor Graphics ein Workshop zum Thema »Advanced Verification Methodology« angeboten. Hier werden an einem Beispiel die Vorteile der zukünftigen Design Verifikation mit System Verilog und Assertions erläutert.
Der vorliegende Tagungsband enthält die Langfassungen der Beiträge, für deren Form und Inhalt die Autoren verantwortlich sind. Als Veranstalter bedanken wir uns bei den Autoren für die Bereitstellung dieser Beiträge, die als Grundlage für die fachlichen Diskussionen dienen, und bei den Teilnehmern für ihr Interesse an unserer Arbeitstagung.
Architektur, Aufsatzsammlung, Entwurf analoger Systeme, Entwurf digitaler Systeme, Entwurf hybrider Systeme, Hardware-Software-Design, Optimierung, Performance, Rekonfigurierbarkeit, Test
004
500
Informatik, Schaltungsentwurf, Systementwurf, Technische Informatik
2007-06-11
Universitätsbibliothek Chemnitz
4519974-7
prv
Universitätsbibliothek Chemnitz, Chemnitz
Wissenschaftliche Schriftenreihe EINGEBETTETE, SELBSTORGANISIERENDE SYSTEME
urn:nbn:de:bsz:ch1-qucosa-111676
05
qucosa:19874
qucosa:17681Offset-Simulation of Comparators
0
qucosa:18737Interconnection Optimization for Dataflow Architectures
0
qucosa:18738Ethernet-basierte dynamisch partielle Rekonfiguration in Netzwerken
0
qucosa:18727Rekonfigurierbare DSP-Datenpfaderweiterungen für energieeffiziente, eingebettete Prozessorkerne
0
qucosa:18739SYMPAD - A Class Library for Processing Parallel Algorithm Specifications
0
qucosa:18728Analyse von Corner Cases und funktionaler Abdeckung auf Basis von Entscheidungsdiagrammen
0
qucosa:18729Fehlerinjektionstechniken in SystemC-Beschreibungen mit Gate- und Switch-Level Verhalten
0
qucosa:18733Simulation and Analysis of Analog Circuit and PCM (Process Control Monitor) Test Structures in Circuit Design
0
qucosa:18744Abbildung komplexer, pulsierender, neuronaler Netzwerke auf spezielle Neuronale VLSI Hardware
0
qucosa:18734Modellierung eines wafer-scale Systems für pulsgekoppelte neuronale Netze
0
qucosa:18735Fehlerhärtung und Fehlertoleranz für Flip-Flops und Scan-Path-Elemente
0
qucosa:18724Entwurf eines Systems zur Positionsbestimmung auf Basis von Entfernungsmessungen zu Referenzpunkten
0
qucosa:18725Kompatibilitätsanalyse dynamischen Verhaltens von integrierten Automobil-Steuergeräten
0
qucosa:18736Hardware/Software Co-Verification Using the SystemVerilog DPI
0
qucosa:18740Implementation von Architekturkonzepten für HW-Agentensysteme
0
qucosa:18741Zeitbeschränkte Ablaufplanung mit Neuronalen Netzen für Geclusterte VLIW-Prozessoren
0
qucosa:18730Graphentheoretischer Ansatz zur Initialdimensionierung analoger Schaltungen
0
qucosa:18742Analyse von Test-Pattern für SoC Multiprozessortest und -debugging mittels Test Access Port (JTAG)
0
qucosa:18731Möglichkeiten und Grebzen der automatischen SBST Generierung für einfache Prozessoren - Fallstudie des Testprozessors T5016tp
0
qucosa:18732Kostenmodellierung mit SystemC/System-AMS
0
qucosa:18743SHAP-Secure Hardware Agent Platform
0
coe
uni-verlag@bibliothek.tu-chemnitz.de
proceeding
UBC-18-50